(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公閱番号

特開2000-173801

(P2000-173801A)

(43)公開日 平成12年6月23日(2000.6.23)

(51) Int.Cl.⁷

識別配号

FΙ

テーマコード(参考)

H01C 7/00

17/06

H01C 7/00

A 5E032

17/06

M 5E033

v

審査請求 未請求 請求項の数13 OL (全 9 頁)

(21)出願番号

特額平10-349171

(22)出顧日

平成10年12月8日(1998,12.8)

(71)出顧人 390022471

アオイ電子株式会社

香川県高松市香西南町455番地の1

(71)出願人 598169022

アルファーエレクトロ工業株式会社

岡山県岡山市門田屋敷二丁目2番15号

(72)発明者 曽根 敏裕

香川県高松市香西南町455番地の1 アオ

イ電子株式会社内

(74)代理人 100099173

弁理士 遊谷 孝


最終頁に続く

(54) 【発明の名称】 低抵抗電子部品及びその製造方法

(57)【要約】

【課題】 TCRの安定した低抵抗チップ抵抗器、ジャンパー部品等の低抵抗電子部品を効率良く製造できる製造方法をを提供する。

【解決手段】 絶縁基板1上に焼成抵抗体層4を形成する工程と、焼成抵抗体層4の上にニッケル・銅合金メッキ抵抗体層7を形成する工程と、ニッケル・銅合金メッキ抵抗体層7の両端表面の一部を覆い、絶縁基板1の両側面に側面電極12を形成する工程とを備える。二層の抵抗体層の二層目を構成する抵抗体層を焼成抵抗体とすることなく、ニッケル・銅合金メッキ法で形成したニッケル・銅合金メッキ抵抗体層としたから、メッキ膜厚の調整制御によって低抵抗値での抵抗値の制御が容易になる。



1

【特許請求の範囲】

【請求項1】 絶縁基板と、該絶縁基板上に設けられた 焼成抵抗体層と該焼成抵抗体層上に設けられたニッケル ・銅合金メッキ抵抗体層とから成る低抵抗体層とを備え ることを特徴とする低抵抗電子部品。

【請求項2】 前記ニッケル・銅合金メッキ抵抗体層は、前記焼成抵抗体層よりも抵抗値が小さいことを特徴とする請求項1の低抵抗電子部品。

【請求項5】 絶縁基板上に焼成抵抗体層を形成する工程と、前記焼成抵抗体層の上にニッケル・銅合金メッキ抵抗体層を形成する工程と、前記ニッケル・銅合金メッキ抵抗体層の両端表面の一部を覆い、前記絶縁基板の両側面に側面電極を形成する工程とを備えることを特徴とする低抵抗電子部品の製造方法。

【請求項6】絶縁基板と、該絶縁基板上に設けられた導 20 電層と、該導電層上に設けられたニッケル・銅合金メッ キ抵抗体層とを備えることを特徴とする低抵抗電子部 品。

【請求項7】 前記ニッケル・銅合金メッキ抵抗休層の 両端表面の一部を覆い、前記絶縁基板の両側面に形成さ れた側面電極を備えることを特徴とする請求項6の低抵 抗電子部品。

【請求項8】 前記ニッケル・銅合金メッキ抵抗体層を 覆う絶縁保護層を備えることを特徴とする請求項7の低 抵抗電子部品。

【請求項9】 絶縁基板上にニッケル・銅合金メッキ抵抗体層を形成する工程と、前記ニッケル・銅合金メッキ抵抗体層の両端表面の一部を覆い、前記絶縁基板の両側面に側面電極を形成する工程とを備えることを特徴とする低抵抗電子部品の製造方法。

【請求項10】 絶縁基板の一方の表面に複数の基板分割用縦スリット及び複数の基板分割用横スリットを形成する工程と、

前記複数の基板分割用縦スリット又は前記複数の基板分割用横スリットに沿って焼成抵抗体層を形成する工程 と、

前記複数の基板分割用横スリット又は前記複数の基板分割用縦スリット上の焼成抵抗体層上にガラス層を形成する工程と、

前記焼成抵抗体層上にニッケル・銅合金メッキ抵抗体層を形成して二層の抵抗体層を形成する工程と、

前記二層の抵抗体層にレーザトリミングを施して抵抗値 を目標抵抗値に修正する工程と、

前記レーザトリミング終了後に前記二層の抵抗体層上に 絶縁保護層を形成する工程と、 前記ガラス層が形成された基板分割用スリットに沿って絶縁基板を分割して棒状抵抗基板を得る工程と、

前記二層の抵抗体層の両端表面の一部を覆い、前記分割された棒状抵抗基板の両側面に側面電極を形成する工程と

前記側面電極が形成された棒状抵抗基板を基板分割用ス リットに沿ってチップ状に分割する工程とを備えること を特徴とする低抵抗電子部品の製造方法。

【請求項11】 絶縁基板の一方の表面に複数の導電体 層を平行に形成する工程と

前記複数の導電体層上にニッケル・銅合金メッキ抵抗体 層を形成する工程と、前記ニッケル・銅合金メッキ抵抗 体層上からレーザトリミングを施して抵抗値を目標抵抗 値に修正する工程と、

前記レーザトリミング終了後に前記ニッケル・銅合金メッキ抵抗体層上に絶縁保護層を形成する工程と、

前記絶縁基板を切断して棒状抵抗基板を得る工程と、

前記抵抗体層の両端表面の一部を覆い、前記棒状抵抗基 板の両側面に側面電極を形成する工程と、

約 前記側面電極が形成された棒状抵抗基板をチップ状に切断する工程とを備えることを特徴とする低抵抗電子部品の製造方法。

【請求項12】 請求項10の低抵抗電子部品の製造方法で作製された低抵抗電子部品。

【請求項13】 請求項11の低抵抗電子部品の製造方法で作製された低抵抗電子部品。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、低抵抗、低TCR 30 特性を有する低抵抗電子部品及びその製造方法に関す る。

[0002]

【従来の技術】従来、チップ抵抗器において抵抗体となる導電粒子として酸化ルテニウムを主成分とする厚膜グレーズ抵抗体材料が用いられていたが、この酸化ルテニウムによる抵抗体材料は抵抗値の温度変化を示す抵抗温度係数(TCR)が大きく、また比抵抗が大きいため、低抵抗、特に1オーム以下の極めて低い抵抗値を有するチップ抵抗器を製造することは困難であった。

40 [0003]

【発明が解決しようとする課題】そこで、酸化ルテニウムに代えて抵抗温度係数の低い銅・ニッケル合金を抵抗体材料として用いたチップ抵抗器及びその製造方法が提案されている(特開平3-270104号公報、特開平10-144501号公報)。前記提案されたチップ抵抗器は、その製造方法においていずれも抵抗材料であるニッケル/銅合金粉とガラスフリットを有機ビヒクルで混練した抵抗ペーストをセラミック基板に印刷・焼成して抵抗体を形成している。

50 【0004】しかし、前記提案されたチップ抵抗器の製

造方法は、抵抗ペーストをセラミック基板に印刷して製造するため、印刷厚みの調整による抵抗値の初期値の設定が困難で低抵抗の製造に必ずしも得策な方法ではない。また、ニッケル・銅合金ペーストにはガラス成分を含んでいるため、安定したTCRを有する低抵抗チップ抵抗器を得ることが困難である。本発明は、前記問題点に鑑み、前記TCRの安定した低抵抗チップ抵抗器、ジャンパー部品等の低抵抗電子部品、及び該電子部品を効率良く製造できる製造方法を提案するものである。

[0005]

【課題を解決するための手段】本発明低抵抗電子部品は、絶縁基板上に設けられた焼成抵抗体層と該焼成抵抗体層上に設けられたニッケル・銅合金メッキ抵抗体層とから成る低抵抗層を備える。 また、他の実施の形態として、絶縁基板上に設けられた導電層と、該導電層上に設けられたニッケル・銅合金メッキ抵抗体層とを備える。ニッケル・銅合金メッキ抵抗体層はニッケル、銅以外の成分を含まないから、TCRが安定する。

[0006]

【発明の実施の形態】以下、本発明の低抵抗電子部品及 20 びその製造方法の実施の形態を説明する。まず、第1の 実施の形態を図1乃至図11を参照しながら説明する。 【0007】(工程1)絶縁基板に分割用スリットを形成

図1に示すように、セラミック製などの角型絶縁基板 (以下、基板という) 1の表面に横方向分割用スリット 2を複数個平行に形成する。さらに前記横方向分割用ス リット2と直交するように縦方向分割用スリット3を複 数個平行に形成する。

【0008】(工程2)抵抗体層の形成

図2に示すように、前記横方向分割用スリット2及び縦方向分割用スリット3が形成された基板1の前記縦方向分割用スリット3と平行に、縦方向分割用スリット3及び両スリットの交叉部5上を除いて焼成抵抗体層4を形成する。この焼成抵抗体層4は、酸化ルテニウム系抵抗ペーストの印刷、乾燥・焼成(800~900℃)にて形成する。この焼成抵抗体層4は、後述するように、該抵抗体層4上にメッキにより形成されたニッケル・銅合金メッキ抵抗体層7(図4)よりも高い抵抗値の抵抗体層を形成する。また、焼成温度は、抵抗体を焼成できる温度であれば良く、前記温度範囲に拘るものではない。【0009】(工程3)ガラス層の形成

図3に示すように、前記横方向分割用スリット2上に位置する焼成抵抗体層4の上にガラス層6をそれぞれ印刷、乾燥、焼成にて形成する。ここで前記ガラス層6に代えて電気的絶縁物であれば良い。このガラス層6は、後述するニッケル・銅合金メッキを行う際のマスクとなり、これによって横方向分割用スリット2上に位置する焼成抵抗体層部分に前記メッキされない。

【0010】(工程4)焼成抵抗体層への金属メッキ

図4に示すように、前記焼成抵抗体層4上に金属メッキを施して金属メッキ抵抗体層7を形成し、前記焼成抵抗体層4とで二層の抵抗体層を形成する。該金属メッキは、ニッケル・銅合金メッキとする。図4に示すように、前記ガラス層6及び基板1上には金属メッキが施されていない。この金属メッキにより、焼成抵抗体層本来の抵抗値よりも抵抗値が極めて小さくなり、この金属メッキによって0.007~0.5Ωの低抵抗値を実現する。しかもメッキ時間を制御することによりメッキ膜厚の制御を容易にできることから、後述するトリミング前に目標抵抗値近傍まで抵抗値を制御することが可能となる。ここで、金属メッキとしてのニッケル・銅合金メッキを採用したのは、抵抗温度係数(TCR)が低く、固有抵抗値が他の抵抗金属材料(ニッケル・リンなど)と比較して低い(40~50マイクロオームセンチ)から

【0011】(工程5)抵抗体層部分のトリミング 図5に示すように、前記金属メッキが施された二層の抵抗体層の各最終製品抵抗層(チップ抵抗体層という)となる部分をそれぞれレーザトリミングにより目標抵抗値に修正する。図5には、レーザートリミング後8を白抜きで図示している。 このレーザトリミングは、前記チップ抵抗体層となる縦方向両端に抵抗値測定器を接続して抵抗値を測定しながら、レーザにより前記二層の抵抗体層を部分的に切断して行う。

である。したがってメッキ膜厚が薄くて済み、後述する

レーザトリミングが容易になる。

【0012】(工程6)トリミングされた抵抗体層の保護

図6に示すように、トリミングの終了した各二層の抵抗 30 体層を保護するために、表面電極となる縦方向両端表面 7 aを除き横方向に樹脂を印刷・乾燥して絶縁保護層9 を形成する。この絶縁保護層9は、基板1の横方向に連 続して縦方向分割用スリット3をも覆うように形成す ス

【0013】(工程7)絶縁保護層への特性等の表示 図7に示すように、各チップ抵抗体層の位置する絶縁保 護膜上にシルク印刷などで特性などを表示するマーク1 0を施す。

【0014】(工程8)横方向分割用スリットに沿った 〕 基板の分割(一次分割)

図8に示すように、前記横方向分割用スリット2に沿って前記基板1を分割して棒状抵抗基板1aを得る。この横方向分割用スリット2上には、前記ガラス層6のマスキングにより金属メッキが施されていないので、分割によって金属メッキが剥されるのが防止される。

【0015】(工程9)側面電極の形成

図9の横断面図に示すように、前記工程8で横方向分割 スリット2に沿った分割でできた棒状抵抗基板1aの両 側面に側面電極12を形成する。この側面電極12は、

50 ニッケル・クロムをスパッタ法で形成する。このスパッ

タにより横方向分割用スリット2上にあるガラス層6の表面も前記側面電極12の形成と同時にニッケル・クロム膜で覆われる。前記各工程を経て作製された棒状抵抗基板1aを見ると、絶縁基板1上に焼成抵抗体層4、ニッケル・銅合金メッキ抵抗体層7、ガラス層6、絶縁保護層9でもって構成されている。そして、絶縁保護層9の下を除くニッケル・銅合金メッキ抵抗体層7の表面、ガラス層6の表面及び側面、焼成抵抗体層4の側面、絶縁基板1の側面及び下面の端部を囲むように側面電極12が形成されている。

【0016】(工程10) 縦方向分割用スリットに沿った棒状抵抗基板の分割(二次分割)

図10に示すように、縦方向分割用スリット3に沿って前記棒状抵抗基板1aを分割13することで複数のチップ状低抵抗素子1bを得る。

【0017】(工程11)側面電極へのメッキ

図11に示すように、前記各チップ状低抵抗素子1bの側面電極12の表面に、はんだメッキ、ニッケルメッキをバレルメッキ法で順次施してはんだメッキ層13及びニッケツメッキ層14を形成する。以上、前記工程を経 20て図11に示すような低抵抗電子部品1cが完成する。図11の(A)には、完成したチップ状低抵抗電子部品1cの断面図を、図11の(B)には、その斜視図をそれぞれ示している。

【0018】図11に示すように、チップ状低抵抗電子部品1cは、絶縁基板1、該絶縁基板1上に形成された焼成抵抗体層4、該焼成抵抗体層4上に形成されたニッケル・銅合金メッキ抵抗体層7、ガラス層6、絶縁保護層9、側面電極12、絶縁保護層9上に印刷されたマーク10、はんだメッキ層13、ニッケルメッキ層14で30もって構成されている。この低抵抗電子部品1cにおいて、焼成抵抗体層4の表面に形成されたニッケル・銅合金メッキ抵抗体層7により焼成抵抗体層4の抵抗値を下げ、前記レーザトリミングによって0.007~1.0の範囲内の低抵抗値に修正される。

【0019】前記第1の実施の形態は、焼成抵抗体層4 を備えた低抵抗電子部品及びその製造方法であったが、 次に、第2の実施の形態である、前記第1の実施の形態 による低抵抗電子部品よりも抵抗値の小さい低抵抗電子 部品及びその製造方法を説明する。

【0020】(工程1)絶縁基板の用意

図12に示すように、レーザー又はダイシングソーで切断可能なセラミック基板などの絶縁基板20を用意する。

【0021】 (工程2) 絶縁基板表面への導電体層の形成

形成された導電体層21aで短絡されている。

【0022】(工程3) 導電体層の表面への金属メッキ図14に示すように、前記導電体層21の全表面にニッケル・銅合金メッキを施してニッケル・銅合金メッキ抵抗体層22を形成して、前記導電体層21とニッケル・銅合金メッキ抵抗体層22の二層の抵抗体層を形成する。ここで、前記金属メッキとしてのニッケル・銅合金メッキは、抵抗温度係数(TCR)が低く、固有抵抗値が他の金属材料(ニッケル・リンなど)と比較して小さい(40~50マイクロオームセンチ)からである。したがってメッキ膜厚が薄くて済み、後述するレーザトリミングが容易になるからである。この点は前記第1の実施の形態と変わるところはない。

【0023】(工程4)二層の抵抗体層のトリミング図15に示すように、二層の抵抗体層23の縦方向における製品長さ寸法を測定しながらレーザトリミングにより目標の抵抗値(0.007~0.5Ω)に修正する。したがって、レーザトリミング跡24(図面上では白抜きに図示している)を含む二層の抵抗体層部分は、それぞれ一個の製品の低抵抗体層を構成することになる。

【0024】(工程5)絶縁保護層の形成

図16に示すように、前記レーザトリミング跡24を含む二層の抵抗体層23を覆うように樹脂などの絶縁体を横方向に印刷して絶縁保護層25を形成する。そして、該絶縁保護層25の形成されていないメッキ層部分は表面電極22aを形成する。

【0025】(工程6)絶縁保護層上への表示 図17に示すように、前記各三層抵抗体層23の位置する絶縁保護層25上にシルク印刷などで特性などを表示するマーク26を施す。

【0026】 (工程7) 横方向への基板の分割 (一次分割)

図18に示すように、絶縁保護層25の両側に位置する表面電極22aとなる抵抗層部分を等分に、レーザ又はダイサーで表面電極22a及び基板20を切断27して分割する。この横分割で棒状抵抗基板20aが得られ

【0027】(工程8)側面電極の形成

図19の横断面図に示すように、前記工程7で横分割された棒状抵抗基板20aの両側面に側面電極28を形成する。該側面電極28は、ニッケル・クロムをスパッタ法で形成する。これら側面電極28の形成と同時に前記表面電極22aとなる部分もニッケル・クロム膜28aで覆われる。前記各工程を経て製造された棒状抵抗基板20aを図19の断面図で見ると、セラミック基板20上に導電体層21とニッケル・銅合金メッキ抵抗体層22でもって二層抵抗体層が形成されており、絶縁保護膜25下を除くニッケル・銅合金メッキ抵抗体層22の表面、二層抵抗体層の側面、基板20の側面及び基板20の下面の面端等を囲むように側面電極28が形成されて

いる。

【0028】(工程9)棒状抵抗基板20aの分割(二次分割)

図20に示すように、前記棒状抵抗基板20a(図19)をレーザ又はダイサーで縦方向に切断29して分割することでチップ状の低抵抗素子20bが得られる。

【0029】(工程10)側面電極へのメッキ

図21に示すように、チップ状の低抵抗素子20bの側面電極28の表面にはんだメッキ、ニッケルメッキをバレルメッキ法で順次施してはんだメッキ層30、ニッケ 10ルメッキ層31を形成する。以上、前記工程を経て図21に示すような完成したチップ状低抵抗電子部品20cが製造される。

【0030】図21に示すように、チップ状低抵抗電子部品20cは、絶縁基板20、該絶縁基板20上に形成された導電体層21、該導電体21上に形成されたニッケル・銅合金メッキ抵抗体層22、絶縁保護層25、側面電極28、絶縁保護層25上に印刷されたマーク26、はんだメッキ層30、ニッケルメッキ層31でもって構成されている。

[0031]

【発明の効果】以上、本発明の低抵抗電子部品及びその製造方法によれば、二層の抵抗体層の二層目を構成する抵抗体層を焼成抵抗体とすることなく、ニッケル・銅合金メッキ法で形成したニッケル・銅合金メッキ抵抗体体としたことから、メッキ膜厚の調整制御によって低抵抗値での抵抗値制御が容易になる。また、本発明製造方法で製造された低抵抗電子部品は、二層目の抵抗体層にニッケル、銅以外の成分、例えばガラス成分などを含まないから、TCRがガラス成分などに左右されず、安定し30た抵抗値特性を有する。

【図面の簡単な説明】

【図1】本発明第1の実施の形態の工程1の説明図であ ス

【図2】本発明第1の実施の形態の工程2の説明図である。

【図3】本発明第1の実施の形態の工程3の説明図である。

【図4】本発明第1の実施の形態の工程4の説明図であ

【図9】

る。

【図5】本発明第1の実施の形態の工程5の説明図である。

【図6】本発明第1の実施の形態の工程6の説明図である。

【図7】本発明第1の実施の形態の工程7の説明図である

【図8】本発明第1の実施の形態の工程8の説明図であ

0 【図9】本発明第1の実施の形態の工程9の説明図である。

【図10】本発明第1の実施の形態の工程10の説明図である。

【図11】本発明第1の実施の形態の工程11の説明図 である。

【図12】本発明第2の実施の形態の工程1の説明図である。

【図13】本発明第2の実施の形態の工程2の説明図である。

20 【図14】本発明第2の実施の形態の工程3の説明図である。

【図15】本発明第2の実施の形態の工程4の説明図である。

【図16】本発明第2の実施の形態の工程5の説明図である。

【図17】本発明第2の実施の形態の工程6の説明図である。

【図18】本発明第2の実施の形態の工程7の説明図である。

【図19】本発明第2の実施の形態の工程8の説明図である。


【図20】本発明第2の実施の形態の工程9の説明図で ある。


【図21】本発明第2の実施の形態の工程10の説明図である。


【符号の説明】


1、20・・ 絶縁基板 4・・ 焼成抵抗体層 6・・ ガラス層 7、22・・ ニッケル・ 銅合金メッキ抵抗体層 21・・ 導電体層


【図10】




















フロントページの続き

(72)発明者 伏見 安弘

岡山県岡山市門田屋敷二丁目2番15号 アルファーエレクトロ工業株式会社内

F ターム(参考) 5E032 BA07 BA13 BB01 CA02 CC03 CC06 CC14 CC16 TA13 TB02 5E033 AA02 AA27 BA03 BD11 BE01 BF05 BG02 BG03 BH02 CLIPPEDIMAGE= JP02000173801A

PAT-NO: JP02000173801A

.

DOCUMENT-IDENTIFIER: JP 2000173801 A

TITLE: LOW-RESISTANCE ELECTRONIC COMPONENT AND

MANUFACTURE THEREOF

PUBN-DATE: June 23, 2000

INVENTOR-INFORMATION:

NAME COUNTRY

SONE, TOSHIHIRO

FUSHIMI, YASUHIRO

N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY AOI DENSHI KK N/A

ALPHA ELECTRO KOGYO KK N/A

APPL-NO: JP10349171

APPL-DATE: December 8, 1998

INT-CL (IPC): H01C007/00; H01C017/06

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a manufacture method, which enables efficiently manufacturing of a low-resistance electronic component, such as a low-resistance chip resistor having a stable <u>TCR</u> and a jumper component.

N/A

SOLUTION: The manufacturing method of a low-resistance electronic component

comprises a process for forming a calcined resistor layer 4 on an insulating board 1, a process for forming a <u>nickel-copper</u> alloy plated resistor layer 7 on the layer 4 and a process for respectively forming side surface electrodes 12 on both side surfaces of the board 1 in such a way as to cover each one part of the surfaces of both ends of the layer 7. As the second-layer resistor layer of the two layers of the resistor layers is formed in the <u>nickel-copper</u> alloy plated resistor layer formed by a <u>nickel-copper</u> alloy plating method without forming a resistor layer constituting the second-layer resistor layer as the calcined resistor layer, a control of the resistance value of the component and

a low resistance is facilitated by adjusting the thickness of a plated film.

COPYRIGHT: (C)2000,JPO

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed description]

[0001]

[The technical field to which invention belongs] this invention relates to the low resistance electronic parts which have low resistance and a low TCR property, and its manufacture technique.

[Prior art] Although the thick-film glaze resistor material which makes ruthenium oxide a principal component as electric conduction grain which serves as a resistor in a chip resistor was used conventionally, since [that the resistor material by this ruthenium oxide has the large resistance temperature coefficient (TCR) which shows the temperature change of resistance and] a specific resistance was large, it was difficult to manufacture low resistance and the chip resistor which has especially the very low resistance of 1 ohm or less.

[0003]

[Object of the Invention] Then, it replaces with ruthenium oxide and the chip resistor using the low copper-nickel alloy as a resistor material and its manufacture technique of a resistance temperature coefficient are proposed (a publication-number 270104 [three to] official report, publication-number 144501 [ten to] official report). The chip resistor by which the proposal was made [aforementioned] prints and calcinates the resistance paste which has set to the manufacture technique and mulled the nickel / copper-alloy powder whose gap is also an electrical resistance materials, and the glass frit by the organic vehicle at a ceramic substrate, and forms the resistor.

[0004] However, the manufacture technique of the chip resistor by which the proposal was made [aforementioned] is not best policy [a difficult manufacture of low resistance] setup [of the initial value of the resistance by adjustment of printing thickness] not necessarily technique, in order to print and manufacture a resistance paste to a ceramic substrate. Moreover, since the glass component is included in nickel and the copper-alloy paste, it is difficult to obtain the low resistance chip resistor which has stable TCR. this invention proposes the manufacture technique that low resistance electronic parts, such as a low resistance chip resistor by which the above TCR was stabilized, and jumper parts, and these electronic parts can be manufactured efficiently, in view of the aforementioned trouble.

[0005]

[The means for solving a technical problem] This invention low resistance electronic parts are equipped with the low resistance layer which consists of the nickel and the copper-alloy plating resistor layer prepared on the baking resistor layer prepared on the insulating substrate, and this baking resistor layer. Moreover, it has the electric conduction layer prepared on the insulating substrate, and the nickel and the copper-alloy plating resistor layer which were prepared on this electric conduction layer as gestalt of other enforcement. Since nickel and a copper-alloy plating resistor layer do not contain a component except nickel and copper, TCR is stabilized by it.

[0006]

[Gestalt of implementation of invention] Hereafter, the gestalt of enforcement of the low resistance electronic parts of this invention and its manufacture technique is explained. First, the gestalt of the 1st enforcement is explained, referring to <u>drawing 1</u> or drawing 11.

[0007] (Process 1) As shown in formation <u>drawing 1</u>, two or more slits for a longitudinal direction split 2 are formed in the front face of the square shape insulating substrates (henceforth a substrate) 1, such as a product made from a ceramic, for the slit for a split at an insulating substrate at parallel. Two or more slits for a lengthwise split 3 are formed in parallel so that it may furthermore intersect perpendicularly with the aforementioned slit for a longitudinal direction split 2.

[0008] (Process 2) As shown in formation drawing 2 of a resistor layer, except for the decussation section 5 top of the slit for a lengthwise split 3, and both slits, the baking resistor layer 4 is formed in parallel with the aforementioned slit for a lengthwise split 3 of the substrate 1 in which the aforementioned slit for a longitudinal direction split 2 and the slit for a lengthwise split 3 were formed. This baking resistor layer 4 is formed by printing of a ruthenium oxide system resistance paste, and xeransis and baking (800-900 degrees C). This baking resistor layer 4 forms the resistor layer of resistance higher than the nickel and the copper-alloy plating resistor layer 7 (drawing 4) formed of plating on this resistor layer 4 so that it may mention later. Moreover, burning temperature does not adhere to the aforementioned temperature requirement that what is necessary is just the temperature which can calcinate a resistor.

[0009] (Process 3) As shown in formation drawing 3 of a glass layer, the glass layer 6 is formed by printing, xeransis, and baking,

respectively on the baking resistor layer 4 located on the aforementioned slit for a longitudinal direction split 2. To replace with the aforementioned glass layer 6 here, and what is necessary is just an electric insulator. This glass layer 6 serves as the mask at the time of performing the nickel and copper-alloy plating mentioned later, and plating is not carried out [aforementioned] at a part for the baking resistor layer located on the slit for a longitudinal direction split 2 by this.

20 B. S.

[0010] (Process 4) As shown in metal plating drawing 4 to a baking resistor layer, on the aforementioned baking resistor layer 7 is formed, and the resistor layer of a bilayer is formed in the aforementioned baking resistor layer 4. This metal plating is taken as nickel and copper-alloy plating. As shown in drawing 4, metal plating is not given on the aforementioned glass layer 6 and the substrate 1. By this metal plating, resistance becomes very small rather than the resistance of baking resistor layer original, and this metal plating realizes low resistance (0.007-0.50hm). And it is enabled to control resistance to near the target resistance before the trimming mentioned later from the ability of a control of a plating thickness to be made easy by controlling plating time. Here, having adopted the nickel and copper-alloy plating as metal plating has a low resistance temperature coefficient (TCR), and it is from a specific resistance value being low as compared with other resistance metallic materials (nickel Lynn etc.) (sentimental 40-50 microohms). Therefore, a plating thickness is thin, and ends and the laser trimming mentioned later becomes easy.

[0011] (Process 5) As shown in trimming drawing 5 for a resistor layer, the fraction used as each final-product resistance layer (it is called a chip resistor layer) of the resistor layer of the bilayer to which the aforementioned metal plating was given is corrected to target resistance by laser trimming, respectively. In drawing 5, eight after a laser trimming is illustrated in white. Connecting a resistance measuring instrument to the lengthwise ends used as the aforementioned chip resistor layer, and measuring resistance, this laser trimming cuts the resistor layer of the aforementioned bilayer partially with laser, and performs it.

[0012] (Process 6) As shown in protection drawing 6 of the resistor layer by which trimming was carried out, in order to protect each the two-layer resistor layer which trimming ended, lengthwise ends surface 7a used as a surface electrode is removed, a resin is printed and dried and the insulation-protection layer 9 is formed in longitudinal direction. This insulation-protection layer 9 is formed so that the longitudinal direction of a substrate 1 may be followed and the slit for a lengthwise split 3 may also be covered.

[0013] (Process 7) As shown in the indicator charts 7, such as a property to an insulation-protection layer, the mark 10 which displays a property etc. by silk printing etc. on the insulating protective coat in which each chip resistor layer is located is given. [0014] (Process 8) A split of the substrate which met the slit for a longitudinal direction split (primary split) As shown in drawing 8, the aforementioned substrate 1 is divided along with the aforementioned slit for a longitudinal direction split 2, and cylindrical resistance substrate 1a is obtained. On this slit for a longitudinal direction split 2, since metal plating is not given by masking of the aforementioned glass layer 6, it is prevented that metal plating is removed by split. [0015] (Process 9) As shown in the cross-sectional view of formation drawing 9 of a side face electrode, the side face electrode 12 is formed in the both-sides side of cylindrical resistance substrate la made by the split which met the longitudinal direction split slit 2 at the aforementioned process 8. This side face electrode 12 forms nickel chromium by the spatter. It is covered by the nickel chromium layer simultaneously [the front face of the glass layer 6 which is on the slit for a longitudinal direction split 2 by this spatter with formation of the aforementioned side face electrode 12. If cylindrical resistance substrate 1a produced through each aforementioned process is seen, on the insulating substrate 1, it has and consists of the baking resistor layer 4, nickel and a copper-alloy plating resistor layer 7, a glass layer 6, and an insulation-protection layer 9. And the side face electrode 12 is formed so that the edge of the front face of the nickel and the copper-alloy plating resistor layer 7 except the bottom of the insulation-protection layer 9, the front face of the glass layer 6 and the side face, the side face of the baking resistor layer 4, the side face of an insulating substrate 1, and a inferior surface of tongue may be surrounded.

[0016] (Process 10) A split of the cylindrical resistance substrate which met the slit for a lengthwise split (secondary split) As shown in drawing 10, two or more letter [of a chip] low resistance-element 1b in carrying out the aforementioned cylindrical resistance substrate 1a split 13 along with the slit for a lengthwise split 3 is obtained.

[0017] (Process 11) As shown in plating <u>drawing 11</u> to a side face electrode, solder plating and nickel plating are performed to the front face of the side face electrode 12 of each aforementioned letter [of a chip] low resistance-element 1b one by one with barrel plating, and the solder deposit 13 and the ******* deposit 14 are formed in it. As mentioned above, low resistance electronic-parts 1c which is shown in <u>drawing 11</u> through the aforementioned process is completed. The perspective diagram is shown for the cross section of letter [of a chip] low resistance electronic-parts 1c completed in (A) of <u>drawing 11</u> in (B) of <u>drawing 11</u>, respectively.

[0018] As shown in drawing 11, letter [of a chip] low resistance electronic-parts 1c has and consists of a mark 10 printed on the baking resistor layer 4 formed on the insulating substrate 1 and this insulating substrate 1, the nickel and the copper-alloy plating resistor layer 7 which were formed on this baking resistor layer 4, the glass layer 6, the insulation-protection layer 9, the side face electrode 12, and the insulation-protection layer 9, a solder deposit 13, and a nickel-plating layer 14. In this low resistance electronic-parts 1c, the resistance of the baking resistor layer 4 is lowered by the nickel and the copper-alloy plating resistor layer 7 formed in the front face of the baking resistor layer 4, and it is corrected to the low resistance of within the limits (0.007-1.00hm) by the aforementioned laser trimming.

[0019] Although the gestalt of implementation of the above 1st was the low resistance electronic parts equipped with the baking resistor layer 4, and its manufacture technique next, it explains the parvus low resistance electronic parts and its manufacture technique of resistance rather than the low resistance electronic parts by the gestalt of implementation of the above 1st which are the gestalt of the 2nd enforcement.

2 of 4 6/26/02 12:05 PM

[0020] (Process 1) As shown in readiness <u>drawing 12</u> of an insulating substrate, the insulating substrates 20, such as a ceramic substrate which can be cut with laser or a dicing saw, are prepared.

[0021] (Process 2) As shown in formation <u>drawing 13</u> of the conductor layer on the front face of an insulating substrate, a fixed spacing is formed in the front face of the aforementioned insulating substrate 20 for two or more conductor layers 21 of silver or a silver palladium system in parallel in lengthwise by printing, xeransis, and baking like illustration. The end of each conductor layer 21 is short-circuited by conductor layer 21a formed in longitudinal direction here.

[0022] (Process 3) As shown in metal plating drawing 14 to the front face of a conductor layer, nickel and copper-alloy plating are given to all the front faces of the aforementioned conductor layer 21, nickel and the copper-alloy plating resistor layer 22 are formed in them, and the resistor layer of the bilayer of the aforementioned conductor layer 21, and nickel and a copper-alloy plating resistor layer 22 is formed in them. Here, the nickel and copper-alloy plating as the aforementioned metal plating have a low resistance temperature coefficient (TCR), and a specific resistance value is from the parvus (sentimental 40-50 microohms) as compared with other metallic materials (nickel Lynn etc.). Therefore, a plating thickness is thin, and ends and it is because the laser trimming mentioned later becomes easy. There is no place which this point changes with the gestalt of implementation of the above 1st.

[0023] (Process 4) It corrects to target resistance (0.007-0.50hm) by laser trimming, measuring the product length dimension in lengthwise [of the resistor layer 23 of a bilayer], as shown in trimming drawing 15 of the resistor layer of a bilayer. Therefore, the amount of [of the bilayer containing the remains 24 (on a drawing, it is illustrating to white) of laser trimming] resistor layer will constitute the low resistor layer of the product of a piece, respectively.

[0024] (Process 5) As shown in formation <u>drawing 16</u> of an insulation-protection layer, insulators, such as a resin, are printed in longitudinal direction and the insulation-protection layer 25 is formed so that the resistor layer 23 of the bilayer containing the aforementioned remains 24 of laser trimming may be covered. And the deposit fraction in which this insulation-protection layer 25 is not formed forms surface electrode 22a.

[0025] (Process 6) As shown in the <u>indicator chart 17</u> to an insulation-protection layer top, the mark 26 which displays a property etc. by silk printing etc. on the insulation-protection layer 25 in which the aforementioned two layers each resistor layer 23 is located is given.

[0026] (Process 7) A split of a lateral substrate (primary split)

As shown in drawing 18, by laser or the dicer, surface electrode 22a and the substrate 20 are carried out disconnection 27, and a part for the resistance layer used as surface electrode 22a located in the both sides of the insulation-protection layer 25 is divided into division into equal parts. Cylindrical resistance substrate 20a is obtained by this horizontal split.

[0027] (Process 8) As shown in the cross-sectional view of formation drawing 19 of a side face electrode, the side face electrode 28 is formed in the both-sides side of cylindrical resistance substrate 20a by which the horizontal split was carried out at the aforementioned process 7. This side face electrode 28 forms nickel chromium by the spatter. The fraction which serves as the aforementioned surface electrode 22a simultaneously with formation of these side faces electrode 28 is also covered by nickel chromium layer 28a. If cylindrical resistance substrate 20a manufactured through each aforementioned process is seen with the cross section of drawing 19, on the ceramic substrate 20, it has in the conductor layer 21, and nickel and a copper-alloy plating resistor layer 22, and the bilayer resistor layer is formed, and the side face electrode 28 is formed so that the both ends of the front face of the nickel and the copper-alloy plating resistor layer 22 except the bottom of the insulating protective coat 25, the side face of a bilayer resistor layer, the side face of a substrate 20, and the

[0028] (Process 9) A split of cylindrical resistance substrate 20a (secondary split)

As shown in <u>drawing 20</u>, low resistance-element 20b of the letter of a chip is obtained by making lengthwise the aforementioned cylindrical resistance substrate 20a (drawing 19) disconnection 29, and dividing it by laser or the dicer.

[0029] (Process 10) As shown in plating <u>drawing 21</u> to a side face electrode, solder plating and nickel plating are performed to the front face of the side face electrode 28 of low resistance-element 20b of the letter of a chip one by one with barrel plating, and the solder deposit 30 and the nickel-plating layer 31 are formed in it. As mentioned above, completed letter [of a chip] low resistance electronic-parts 20c which is shown in drawing 21 through the aforementioned process is manufactured.

[0030] As shown in drawing 21, letter [of a chip] low resistance electronic-parts 20c has and consists of a mark 26 printed on the conductor layer 21 formed on the insulating substrate 20 and this insulating substrate 20, the nickel and the copper-alloy plating resistor layer 22 which were formed on this conductor 21, the insulation-protection layer 25, the side face electrode 28, and the insulation-protection layer 25, a solder deposit 30, and a nickel-plating layer 31.

[Effect of the invention] As mentioned above, since it considered as the nickel and the copper-alloy plating resistor field formed with nickel and copper-alloy plating, without making into a baking resistor the resistor layer which constitutes the bilayer scale division of the resistor layer of a bilayer according to the low resistance electronic parts and its manufacture technique of this invention, the resistance control with low resistance becomes easy by adjustment control of a plating thickness. Moreover, since the low resistance electronic parts manufactured by this invention manufacture technique do not contain components other than nickel and copper, for example, a glass component etc., in the resistor layer of bilayer scale division, TCR is not influenced by the glass component etc. but they have the stable resistance property.

[Translation done.]

in per se